了解SARADC 当前时讯

在要求采样率低于 10 MSPS 的应用中，最常见的模数转换器之一是SAR ADC。该 ADC 非常适合需要 8-16 位分辨率的应用。有关分辨率和采样率的更多信息，请参阅本系列文章的第一篇：解密分辨率和采样率。SAR ADC 是最容易理解的模数转换器之一，一旦我们知道这种类型的 ADC 的工作原理，它的优缺点就很明显了。

(相关资料图)

SAR ADC 的基本操作

基本逐次逼近寄存器模数转换器如下图所示：

SAR ADC 为每个样本执行以下操作：

模拟信号被采样并保持。

对于每一位，SAR 逻辑向 DAC 输出一个二进制代码，该代码取决于正在审查的当前位和已经近似的先前位。比较器用于确定当前位的状态。

逼近所有位后，将在转换结束 (EOC) 时输出数字逼近。

SAR 操作最好解释为二分搜索算法。考虑下面显示的代码。在此代码中，正在审查的当前位设置为 1。由此产生的二进制代码输出到 DAC。这与模拟输入进行比较。如果从模拟输入中减去 DAC 输出的结果小于 0，则审查位设置为 0。

%8−bit digital output is all zerosdigital output = zeros(1,8);%Normalised to one for examplereference voltage = 1;for i=1:8 %current output bit set to 1: digital output(i)=1; compare threshold = 0; %Output digital output in current form to DAC: for j=1:i  compare threshold = compare threshold+digital output(j)*reference voltage/(2ˆj); end %Comparator compares analog input to DAC output: if (input voltage−compare threshold<0)  digital output(i)= 0; endend

如果我们考虑 0.425 V 的模拟输入值和 1 V 的参考电压的示例，我们可以将 8 位 ADC 的输出近似如下：

将 8 位输出的第一位设置为 1，因此输出到 DAC 为 0.5

0.425 减去 0.5 小于 0，所以将输出的第一位设置为 0

将 8 位输出的第二位设置为 1，因此输出到 DAC 为 0.25

0.425 减去 0.25 大于 0，所以输出的第二位是 1

将 8 位输出的第三位设置为 1，因此输出到 DAC 为 0.375

0.425 减去 0.375 大于 0，所以输出的第三位是 1

对所有 8 位重复此过程，直到确定输出为：

01101100

从这个过程中可以明显看出，N 位 SAR ADC 必须需要 N 个时钟周期才能成功逼近输出。因此，尽管这些 ADC 功耗低且需要的空间很小，但它们不适合高速、高分辨率应用。由于这些 ADC 需要的空间非常小，因此它们通常被用作微控制器内部的外设或采用极小的封装。

功耗与采样率成比例的事实可能不太直观。因此，这些 ADC 非常适用于需要 ADC 不经常进行采样的低功耗应用。

在此架构中需要注意的一件事是缺少管道以及与此相关的延迟。因此，SAR ADC 适用于多路复用应用。

定义 ADC 整体特性的 ADC 的两个特性并不奇怪，DAC 和比较器。

电容式 DAC

电容式 DAC 包含 N 个电容器，用于 N 位分辨率，并添加了第二个最低有效位电容器。电容式 DAC 的示例如下所示：

在采集过程中，公共端通过关闭 S11 接地，模拟输入 (Ain) 对电容器进行充电和放电。如果通过打开 S1 断开输入，则会出现保持模式。然后打开 S11，将公共端驱动到-Ain。如果 S2 然后连接到 Vref，则等于 Vref/2 的电压被添加到 -Ain。在此之后确定关于最高有效位的决定。

容性 DAC 的最大稳定时间由最高有效位的稳定时间决定。这是因为 DAC 输出的最大变化发生在这个最高有效位上。

您可能会认为 16 位 SAR ADC 产生输出所需的时间是 8 位 SAR ADC 的两倍，因为输出位是其两倍。实际上，16 位 SAR ADC 中内部 DAC 的建立时间比 8 位版本的建立时间要长得多。因此，与低分辨率版本相比，高分辨率 SAR ADC 的采样率显着降低。

整个 ADC 的线性度取决于内部 DAC 的线性度。因此，ADC 分辨率受到内部 DAC 分辨率的限制也就不足为奇了。

比较器

比较器需要既准确又快速。与 DAC 一样，比较器必须具有至少与 SAR ADC 一样好的分辨率也就不足为奇了。与比较器相关的噪声必须小于 SAR ADC 的最低有效位。

总结

SAR ADC 的优势

低功耗

体型小

SAR ADC 的弱点

高分辨率的低采样率

由于 DAC 和比较器的限制，分辨率有限

大小随位数增加

SAR ADC 的应用

非常适合采样频率低于 10 MHz 且分辨率在 8-16 位之间的多通道数据采集系统。

从基础到高级的ADC讲座，将涵盖高速ADC设计的原理、传统架构和最先进的设计。第一部分首先回顾了ADC的基本知识，包括采样、开关电容和量化理论。接下来，介绍了经典ADC架构的基础和设计实例，如闪存、SAR和流水线ADC。然后，本教程将对混合型ADC架构进行总体概述，这就结束了第一部分。在第二部分，首先描述了ADC的度量。然后，介绍混合或非混合架构的各种先进设计。该教程最后将以数字辅助解决技术结束。

>>>点击图片了解课程详情！

今天小编带来了：ISSCC2023套餐，里面有文章、PPT、Tutorial等，同学可以拿回去自己学习研究。

半导体人才招聘服务平台